PCIE3.0是否支持Separate Refclk Architecture

Chip Platform Rockchip
1

固件类型：官方提供的固件
固件文件名称：xxx
固件下载地址：xxx
Log日志：log.zip

PCIE通常采用Common REFCLK Rx Architecture (CC)：

image.png
image.png865×314 49.6 KB

PCIE Separate Refclk Architecture:

image.png
image.png858×295 51.6 KB

请问3588Q pcie3.0 RC和EP端是否支持采用独立的REFCLK时钟。如果支持，有没有特殊要注意的地方。
tchip_askquestions

image.png
image.png790×287 35.6 KB

log.zip (151 Bytes)

2

我们根据rk原厂的硬件设计要求是要使用同一时钟源的，Separate Refclk Architecture 的时钟架构模式并没有使用过

3

好的，谢谢。
设计时把Separate Refclk 和 Common Refclk都加上（FPGA MGT两路时钟输入），看看Separate Refclk的具体效果。如果不行，转为Common Refclk工作。